AMD RYZEN 1000 series 資訊帖

vsp

進階會員

Rank: 3 Rank: 3 Rank: 3

361^# 跳轉到 »

發表於 2016-12-31 10:36 | 只看該作者

始終一分錢一分貨

TOP

GeneralShepherd

進階會員

Rank: 3 Rank: 3 Rank: 3

362^#

發表於 2016-12-31 12:51 | 只看該作者

本帖最後由 GeneralShepherd 於 2016-12-31 13:00 編輯

回覆 359# 360# 361# vsp

計番Zen一開始設計時間, 應該係對住SNB個架構設計
當時SNB未用到FMAC單元, 只係256 FADD+256 FMUL
Zen既2x128 FADD+2x128 FMUL基本等同SNB。128指令ZEN應該好D, 256就SNB (INTEL 256可拆2x128, 同AMD 2x128合做256無分別, 原生就是優勢。i.e.Blender行128FMA3+128AVX)

IVB開始就轉2x256 FMAC (查過FMAC應該真係解兼具FADD FMUL), 斷估當時ZEN要跟進可能牽連甚廣所以冇辦法跟進
不如fine tune左de曬bug出左先, 因為SERVER個邊好似唔太睇浮點, 而整數向來AMD掂
到將來ZEN+先換做4x128 FMAC同堆下registers

CNL支持AVX-512, 斷估只會係一組512bit FMAC就算 (或者512bit FADD+512bit FMUL)
CNL都講緊2018既事, 到期時ZEN+應該都到, 若果我FF既128 FMACx4成真, AMD都唔會太差

COST唔洗講啦, AMD缺錢缺資源就梗
CCX呢種設計方便堆疊核心數, 其實都有助慳錢

利申: 亂UP

TOP

qcmadness

特級會員

Rank: 4 Rank: 4 Rank: 4 Rank: 4

363^#

發表於 2016-12-31 13:01 | 只看該作者

回覆 vsp

計番Zen一開始設計時間, 應該係對住SNB個架構設計
當時SNB未用到FMAC單元, 只係256 FADD+256 ...
GeneralShepherd 發表於 2016-12-31 12:51

Full 256-bit implementation會用好多transistor同power

TOP

ironmonkey

進階會員

Rank: 3 Rank: 3 Rank: 3

364^#

發表於 2016-12-31 13:11 | 只看該作者

假設四月有貨賣, 再加6個月勇士們做QA測試,

最快都要明年年尾先有得玩

TOP

GeneralShepherd

進階會員

Rank: 3 Rank: 3 Rank: 3

365^#

發表於 2016-12-31 13:15 | 只看該作者

本帖最後由 GeneralShepherd 於 2016-12-31 13:17 編輯

FROM: 大陸科林
https://www.chiphell.com/thread-1688956-1-1.html
以下只貼AM4 RYZEN, SERVER自行click入去睇

AM4 RYZEN CPU
有32lanes PCIE3.0, 1x16=VGA CARD, 1x4=NVMe, 1x4=PCH
(剩低1x8唔知做乜但又唔開放, 可能係自身I/O連接)
首發只有4C8T(1個CCX)及8C16T(2個CCX)

AM4 APU
PCIE規模與BR相同
最多只有4C8T及L3 4MB
iGPU為1.2GHz 704SP VEGA架構
支援802.11ad, VP9, H.265乜乜物物

TOP

GeneralShepherd