咁又關主控係5-ch乜嘢事???
其實答案好簡單, 就係以前啲SLC/MLC planar NAND P/E cycles耐用啲, 唔洗預留 ...
spooky 發表於 2018-7-3 20:48 
當時無dynamic wear leveling / SLC cache / Sandforce RAISE(類Raid 5) / 無複雜的 FTL 咪無需要開咁多位做哩d花臣野 
單純只需要用多Channel堆起寫入速度, 但就算係MLC盤, 而家邊隻無開SLC cache? 10隻手指數得曬
以前d NAND 耐用d? 如果係51nm Samsung / 20nm IMFT 都仲可以算係, 其他都同製程無絕對關係, 尤其 50/34/25nm intel, 手上不少成粒報廢, 大量B仔又有 |