quoy

回復 40# eeek

係 S2. 我覺得係flip flop 有問題. Q3,Q4已斷開.

eeek

回復 41# quoy

嘩, Q_OUT 唔可以直接接去 npn 嘅 base. 要加番粒 10K resistor (一邊接 Q_OUT, 另一邊接 Q3 嘅 base).

按 S2 無反應, check 吓 flip-flop 嘅 CP.

CP 前嘅 circuit 應該係 for switch debounce. 但我唔肯定呢做個法係唔係肯定OK.

hknightlife

依家用circuit simulator 驗證最好.
by the way, 依家仲係咪用Proteus?  已無玩一段時間了.

quoy

回復 42# eeek

CP voltage 未按switch 係 0V, 按SWITCH果時 會上到3.7V, 放手就跌返去0V. 應該冇問題.

似係個flip flop 玩野

另外, Flip Flop output current 好細~50mA 直駁transistor 應該冇問題掛

eeek

回復 41# quoy

嘩, 頭先未有 Q4 喎.....

咁 flip-flop 嘅 CP 前面嗰堆 RC 仲喺唔喺度?

eeek

回復  eeek

CP voltage 未按switch 係 0V, 按SWITCH果時 會上到3.7V, 放手就跌返去0V. 應該冇問題.

似係 ...
quoy 發表於 2013-6-14 14:33

CP 嘅問題, 我擔心係 switch bouncing 嘅問題. 個 flip-flop 係 edge-trigger, switch debounce 做得唔好, 按一吓分分鐘 trigger 咗幾吓.

"Flip Flop output current 好細~50mA 直駁transistor 應該冇問題掛".....唔只係限流, 係 npn 嘅 Vbe 會 clamp 死 Q_OUT 去 0.7V.....Q_OUT 要上 VCC, Q3 Vbe 要 clamp 住 0.7V....需要加番粒 10K resistor.

quoy

回復 46# eeek

等我用scope 度下CP 係點.

0.7V 對flip flop 黎講都係low voltage input 應該唔會轉到佢個stage??

eeek

回復  eeek

等我用scope 度下CP 係點.

0.7V 對flip flop 黎講都係low voltage input 應該唔會轉到佢個st ...
quoy 發表於 2013-6-14 14:58

0.7V 係指 Q3 Vbe voltage drop? 還是 flip-flop CLOCK 前面嗰粒 diode 嘅 voltage drop?

quoy

回復 48# eeek

Q3

quoy

用scope 睇左 係一下 137ms , 3.7V switch trigger. 仲要係方形, 非常漂亮

唔通係我焊接flip flop唔好 最唔鍾意 細細粒又多腳的smd