1234
返回列表 發帖
skywalker167

Rank: 2Rank: 2
1# 跳轉到 » 倒序看帖
打印
tT
發表於 2020-2-14 20:15 | 只看該作者

DELDELDELDEL

本帖最後由 skywalker167 於 2024-2-1 07:30 編輯

DELDELDELDEL
收藏 分享

0

inone2

Rank: 3Rank: 3Rank: 3
2#
發表於 2020-2-14 20:40 | 只看該作者
本帖最後由 inone2 於 2020-2-14 20:42 編輯

INTEL 唔用euv都出到10nm啦，幾快同幾多watt姐!!!!

TOP

KennyCKL1822

Rank: 3Rank: 3Rank: 3
3#
發表於 2020-2-14 21:00 | 只看該作者
你自己貼篇文都寫話N+1係7NM級別, N+2係高性能版
即係類似AMD同手機SOC用既工藝分別

INTEL 唔用euv都出到10nm啦，幾快同幾多watt姐!!!!
inone2 發表於 2020-2-14 20:40


TSMC用DUV做到7NM

TOP

skywalker167

Rank: 2Rank: 2
4#
發表於 2020-2-14 21:06 | 只看該作者
本帖最後由 skywalker167 於 2024-2-1 07:29 編輯

DELDELDELDEL

TOP

whbetta

Rank: 2Rank: 2
5#
發表於 2020-2-14 22:02 | 只看該作者
中芯国际一直没有明确14nm之后是否跳过10nm工艺，所以这个N+1到底是10nm还是7nm不能确定，但根据上面的说 ...
skywalker167 發表於 2020-2-14 21:06


中芯國際今年升得好勁， 系咪有料到？

TOP

x37

6#
發表於 2020-2-14 22:29 | 只看該作者
提示: 作者被禁止或刪除 內容自動屏蔽

TOP

ricky1992

Rank: 3Rank: 3Rank: 3
7#
發表於 2020-2-15 01:19 | 只看該作者
聽聞而家D EUV都係混合DUV尼用
係當中有幾層係用EUV但多數都係用DUV

TOP

燕飛

Rank: 3Rank: 3Rank: 3
8#
發表於 2020-2-15 01:26 | 只看該作者
聽聞而家D EUV都係混合DUV尼用
係當中有幾層係用EUV但多數都係用DUV
ricky1992 發表於 2020-2-15 01:19


梗係啦  連上層metal都用euv就會好貴 而且冇必要

TOP

raywan

Rank: 3Rank: 3Rank: 3
9#
發表於 2020-2-16 21:47 | 只看該作者
本帖最後由 raywan 於 2020-2-16 21:54 編輯

其實不斷縮細係唔會增加效能,好多人以為不斷縮小粒cpu會快左,其實有一半正確,縮細制程只係可以直接增加晶體管數量,相對快左,但功率/漏電相對增加,要解決呢個問題,要改用新晶體管物料/制造方法先最有效
我見到好多師兄成日話用7nm會好多10nm又好過14nm既時候,其實晶體管物料已經改變左好多,電子移動率提升左,所以cpu效能先會提升,唔係因為制程升級晶體管數量增多而提升
所以cpu效能提升要響幾方面下手,新物料,新制造方法,全新晶體管架構,cpu效能先會提升
以我所知amd多年前已經轉用電子移動率高物料Silicon-germanium,相反intel用比較省電物料去提升cpu效能,但到了14nm以下制程Silicon-germanium有效提升漏電/電子移動率,所以呢幾年AMD先行大運,除非intel改用新物料才可以轉向7nm制程

TOP

eh

Rank: 4Rank: 4Rank: 4Rank: 4
10#
發表於 2020-2-16 23:21 | 只看該作者
其實不斷縮細係唔會增加效能,好多人以為不斷縮小粒cpu會快左,其實有一半正確,縮細制程只係可以直接增加晶體 ...
raywan 發表於 2020-2-16 21:47



    其實係會快左, propagation delay

TOP

1234
返回列表