2022-09-26
全新 AM5 接口、Zen 4 微架構
AMD Ryzen 9 7950X 處理器詳細評測
文: John Lam / 評測中心


AMD 正式發佈全新 Ryzen 7000 系列處理器,採用 TSMC 5nm + 6nm 制程、核心代號 Raphael,採用全新 Zen 4 微架構,相較上代 IPC 性能提升約 13%、單核性能提升約 29%、多核性能提升約 35%,新增 AVX-512 指令集支持,換上 Socket AM5 接口,支援 DDR5、PCIe 5.0、RDNA 2 IGP 核心,無論性能還是功能性都得到大幅提升。 HKEPC 編輯部找來全新 Ryzen 9 7950X 處理器與 Intel Core i9-12900K 及 Ryzen 9 5950X 作效能對比測試。



單核性能提升約 +29% AMD Ryzen 7000 處理器登場

 

假如 PC 市場仍然是 Intel 獨大,很難想像今天效能級 CPU 規格會是怎樣 ? 可能大家仍然在使用 4 核心,高階 HEDT 可能只是 12~16 核心,,然後 IPC 性能只有單位數字緩慢成長,就是因為 AMD Zen 微架構的出現,迫使 Intel 再不能以擠牙膏式推出新產品,玩家們終於有了別的選擇,難怪大家都說 AMD Yes。

 

今代 Zen 4 微架構 Ryzen 7000 系列並沒有增加 CPU Cores 數目,主要改良來自 GPU 微架構與 SoC Block 設計,相較上代 IPC 性能提升約 13%,同時受惠於 TSMC 5nm 制程進良,時脈提升約 600-800MHz,實際單核性能提升可達 29%,相當驚人。

 

 

Zen 4

 

 

根據 CPU 架構發展藍圖,9 月 27 日即將發佈 5nm + 6nm 制程的 Zen 4 處理器 (Raphael) ,接著將會推出具備 3D V-Cache 的 Zen 4 處理器,2023 Q1 推出 4nm 程的 Zen 4 APU 處理器 (Dragon Range)。

 

緊接 AMD 會在 2024 年或之前推出 4nm 制程的 Zen 5 處理器,同樣亦會推出 3D V-Cache 的 Zen 5 處理器及 3nm 制程的 Zen 5 APU,AMD 同時保証 Socket AM5 接口至少可過至 2025 年,即至少 Zen 5 的繼任產品仍會採用 Socket AM5 接口。

 

 

 

全新 AMD Zen 4 微架構

 

Zen 4

 

 

AMD Zen 4 微架構是基於現有的 Zen 3 微架構作為藍圖並重新設計,包括了 Front-End、Load Store Unit、Branch Prediction、Execution Engine 及 L2 Cache 容量都有作出改動,包括了增加內部頻寬、提升運算單元使用率、提升緩存命中率、提升單一週期指令執行數等等,主要改進及全新設計包括︰

 

→ 改良 Front-end Fetch 及 Pre-Fetch 能力

→ 更大的 Op Cache

→ 更大的 Instruction Retire Queue

→ 更大的 Int/FP Register File

→ 更深的 Core to Core 緩存能力

→ 新增 AVX-512 集指令支援

→ 改良 Load/Store 性能表現

→ 增至 1MB L2 Cache , 8-Way

 

 

Zen 4

 

 

AMD Zen 4 單核性能提升高達 29%,但其實將 Zen 3 與 Zen 4 固定在 4GHz,在 22 個不同應用情景下平均 IPC 提升只有 13%,更多的性能提升來自 TSMC 5nm 的制程進步,令 Zen 4 處理器的時脈大幅提升,單核可達 5.7GHz、多核可達 5.2GHz,相較上代提升 600 至 800MHz。

 

雖然 Zen 4 最高 TDP 提升至 170W、PPT 提升至 230W,但其實 Zen 4 的功耗能源比相上代 Zen 大幅提升,如果在相同性能下 Zen 4 功耗可降低約 62%,相反在相同功耗下 Zen 4 性能則提升約 49%。

 

 

 

經改良的 Front End 引擎

 

全新 AMD Zen 4 微架構主要改良來自 Front End 引擎及 Branch Prediction,具備 2 Branch-per-Cycle 的 Branch Predictor,提供更多的指令提取、預測分支並進一步減少分支錯誤所造成的延遲,更大的 Branch Predictor Bandwdth,提早填充至 Request Queue 單元,有助降低運算延遲並優化記憶體系統並行性能。

 

AMD Zen 4 微架構增加了 Branch Target Buffer (BTB) 緩存,L1 BTB 由 Zen 3 的 2 x 1K Entries 增至 2 x 1.5K Entries,L2 BTB 則由 Zen 3 的 2 x 6.5K 增至 2 x 7K Entries,更大的 Branch Bandwidth 有助更快分支錯誤的回復,減少背靠背預測造成的預測泡沫,能加快預測分支的進行並降低分支失敗率。

 

 

Zen 4

▲ AMD Zen 3 微架構的指令提取設計

 

 

此外, AMD Zen 4 微架構為提升 Micro-Tags 效率,將 μOps Cache 緩存由 Zen 3 的 4K ops 大幅提升至 6.75K ops,能存放更多解碼後的μOps 指令,當遇上相同的 x86 指令時不需要再 Decoder 單元進行解碼,可直接由 μOps Cache 緩存單元提取 μOps 指令,為 Front-End 引擎提供更高的 x86 指令吞吐量。

 

指令解碼方面, AMD Zen 4 微架構的 Front-End 引擎維持 4-Wide x86 Decoder 設計 ,與 Zen 3 一樣每個週期可處理 4 個 x86 指令,但每個週期可提取的 μOps 則由 8 條提升至 9 條,更高效 Branch Prediction 與更多的 μOps 指令處理能,令 Zen 4 擁有更低延遲、更大的 x86 指令吞吐量,據 AMD 白皮書中指出,Zen 4 的13% IPC 增長,其中 1/3 是來自 Front-End 的改良。


發表評論